來源：互聯網
階躍響應（英文：step response）是指在初始狀態為零的動態電路中，系統在單位階躍信號作用下產生的零狀態響應，可用s（t）表示。
在電子工程和控制理論中，階躍響應是在極短的時間內，一般系統的輸出在輸入量從0跳變為1時的體現。在電路分析中，階躍函數是研究動態電路階躍響應的基礎。利用階躍函數可以進行信號處理、積分變換。階躍函數是一種特殊的連續時間函數，屬于奇異函數。
正文
階躍響應是指一系統在其輸入為一階躍函數時，其輸出的變化。
在電子工程或控制領域中，階躍響應是指一系統的輸入在很短時間由0變成定值時，其輸出的時域特性。
分析一系統的階躍響應有助于了解系統的特性，因為當輸入在長時間穩態后，有快速而大幅度的變化，可以看出系統各個部份的特性。而且也可以知道一個系統的穩定性。
一系統的階躍響應可以用以下的時域特性來描述：
上升時間（rise 時間）；
過沖（overshoot）；
振鈴（ringing）；
安定時間（settling time）。
數學定義
對于一個線性非時變系統，其階躍響應可以用單位階躍函數H(t)和系統沖激響應?h(t)?的卷積來表示：
若針對一個一般的動態系統，其階躍響應可定義如下：
其階躍響應是系統輸入為單位階躍函數時的演化函數（evolution?函數）。表示式中為下標。
線性非時變系統的階躍響應
一階系統
一階RC電路的階躍響應，沒有過沖及振鈴，在三倍時間常數時輸出到達輸入的95%考慮如右圖的RC電路，頻域下輸出電壓Vc和輸入電壓Vin的關系可表示為下式：
其中為此系統的時間常數
考慮以下形式的輸入電壓：
則輸出電壓可以表示為以下的形式：
相關鏈接
過沖（overshoot）
上升時間（rise?時間）
安定時間（settling?time）
時間常數（Time?constant）
極點分離（Pole?splitting）
參考資料 >