三線制是一種傳感器連接方式，其中電源正端和信號(hào)輸出的正端分離，但它們共用一個(gè)公共端。
簡(jiǎn)介
在航天工程領(lǐng)域，尤其是星地通訊等遠(yuǎn)距離遙測(cè)遙控過(guò)程中，三線制同步串行遙測(cè)遙控通道是嵌入式衛(wèi)星數(shù)管計(jì)算機(jī)的重要功能之一。盡管許多處理器芯片已經(jīng)集成了同步串行接口，但基于三線制同步串行接口的處理器并不常見。傳統(tǒng)的三線制同步通信硬件電路接口雖然能夠滿足一般的工程需求，但是在追求低成本、小體積、低功耗和靈活性的設(shè)計(jì)理念下，這種傳統(tǒng)設(shè)計(jì)顯得不足。為了應(yīng)對(duì)這些挑戰(zhàn)，人們開始采用可編程邏輯器件CPLD/FPGA技術(shù)，對(duì)三線制同步串行通信接口電路進(jìn)行結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn)，以期大幅減少系統(tǒng)體積，降低功耗，并提高設(shè)計(jì)的靈活性。此外，這種方法還能方便地集成其他邏輯功能模塊，并將其應(yīng)用于相關(guān)嵌入式系統(tǒng)中。
三線制同步串行通信機(jī)理
三線制同步串行通信的關(guān)鍵在于發(fā)送端和接收端之間必須使用共同的時(shí)鐘源以確保準(zhǔn)確同步。通常的做法是在發(fā)送端利用編碼器將待發(fā)送的數(shù)據(jù)和發(fā)送時(shí)鐘組合起來(lái)，通過(guò)傳輸線發(fā)送到接收端，而接收端則使用解碼器從數(shù)據(jù)流中分離出接收時(shí)鐘。常見的編碼解碼器類型包括曼徹斯特編碼解碼器和NRZ-L碼。三線制同步串行通信涉及三個(gè)關(guān)鍵信號(hào)：采樣信號(hào)（又稱幀同步信號(hào)）、時(shí)鐘信號(hào)和串行數(shù)據(jù)信號(hào)。在數(shù)據(jù)接收或發(fā)送過(guò)程中，首先是幀同步信號(hào)觸發(fā)一個(gè)瞬時(shí)啟動(dòng)脈沖，隨后保持低電平有效，緊接著時(shí)鐘信號(hào)出現(xiàn)，數(shù)據(jù)在時(shí)鐘信號(hào)的上升沿保持穩(wěn)定，并開始采樣和傳輸。每個(gè)時(shí)鐘周期會(huì)收發(fā)一位字符數(shù)據(jù)，串行數(shù)據(jù)則按批次連續(xù)發(fā)送和接收。
三線制同步串行通信控制器接口結(jié)構(gòu)設(shè)計(jì)
基于傳統(tǒng)設(shè)計(jì)的硬件電路接口實(shí)現(xiàn)
在傳統(tǒng)的三線制同步串行通信控制器接口硬件電路設(shè)計(jì)中，需要使用多種元件來(lái)實(shí)現(xiàn)其功能，包括異步四位計(jì)數(shù)器、移位寄存器、8位D觸發(fā)器、與門、與非門和反相器等。這些元件的組合可以通過(guò)復(fù)位信號(hào)rst n、片選信號(hào)CS、門控信號(hào)strobe和讀寫信號(hào)RW的不同組合來(lái)實(shí)現(xiàn)邏輯控制功能。異步四位計(jì)數(shù)器SN54HC161的計(jì)數(shù)功能使移位寄存器SN54HC164能夠順利進(jìn)行數(shù)據(jù)的串/并轉(zhuǎn)換，將8位并行數(shù)據(jù)通過(guò)8位D觸發(fā)器SN54HC374鎖存在內(nèi)部總線上等待系統(tǒng)接收。在輸出端，通過(guò)雙D觸發(fā)器SN54HC74產(chǎn)生中斷信號(hào)int，通知系統(tǒng)內(nèi)的微處理器進(jìn)行數(shù)據(jù)接收操作。系統(tǒng)時(shí)鐘start-clk通過(guò)分頻電路模塊產(chǎn)生發(fā)送時(shí)鐘原始信號(hào)code-clk，用于電路的時(shí)鐘狀態(tài)控制。系統(tǒng)內(nèi)的微處理器將要發(fā)送的8位并行數(shù)據(jù)通過(guò)8位D觸發(fā)器SN54HC377，將數(shù)據(jù)鎖存在其Q端口等待發(fā)送，然后在異步四位計(jì)數(shù)器SN54HC161的計(jì)數(shù)功能控制下，移位寄存器SN54HC165進(jìn)行數(shù)據(jù)的并/串轉(zhuǎn)換操作。在輸出端，通過(guò)雙D觸發(fā)器SN54HC74產(chǎn)生中斷信號(hào)，然后開始通過(guò)單向總線驅(qū)動(dòng)器SN54HC244進(jìn)行幀同步信號(hào)、時(shí)鐘信號(hào)及數(shù)據(jù)的發(fā)送操作。
基于CPLD/FPGA的接口結(jié)構(gòu)設(shè)計(jì)
為了解決傳統(tǒng)硬件電路存在的問(wèn)題，如元器件多、功耗大、體積大等，人們開始利用CPLD/FPGA技術(shù)，并結(jié)合vhdl硬件描述語(yǔ)言來(lái)設(shè)計(jì)三線制同步串行通信控制器接口。這種新的設(shè)計(jì)方法不僅簡(jiǎn)化了硬件電路，而且顯著降低了功耗和體積，提高了設(shè)計(jì)的靈活性?；贑PLD/FPGA的三線制同步串行通信控制器接口內(nèi)部結(jié)構(gòu)主要由時(shí)鐘分頻模塊、系統(tǒng)接口控制邏輯、數(shù)據(jù)接收模塊、數(shù)據(jù)發(fā)送模塊等四個(gè)模塊構(gòu)成。時(shí)鐘分頻模塊負(fù)責(zé)為數(shù)據(jù)收/發(fā)模塊產(chǎn)生同步時(shí)鐘信號(hào)，系統(tǒng)接口控制邏輯則用于控制各種邏輯功能信號(hào)，并接收中斷仲裁邏輯模塊產(chǎn)生的中斷信號(hào)，從而控制數(shù)據(jù)的接收或發(fā)送操作。數(shù)據(jù)接收模塊是三線制同步串行通信控制器接口進(jìn)行數(shù)據(jù)接收的核心部分，其工作流程如下：在幀同步脈沖信號(hào)觸發(fā)下，串行數(shù)據(jù)在時(shí)鐘信號(hào)rclk的上升沿到來(lái)時(shí)保持穩(wěn)定，并通過(guò)rdata信號(hào)線進(jìn)入數(shù)據(jù)接收模塊。在該模塊內(nèi)部，串行數(shù)據(jù)經(jīng)過(guò)串/并變換，接收FIFO作為數(shù)據(jù)緩沖器，將接收到的數(shù)據(jù)鎖存在vhdl程序指定的兩個(gè)地址寄存器中，一個(gè)地址單元存儲(chǔ)數(shù)據(jù)的高八位，另一個(gè)地址單元存儲(chǔ)數(shù)據(jù)的低八位。當(dāng)數(shù)據(jù)存滿這兩個(gè)地址單元后，接口向系統(tǒng)發(fā)出一個(gè)“接收緩存滿”的接收中斷標(biāo)志int，系統(tǒng)微處理器響應(yīng)后，數(shù)據(jù)被全部取出，并行數(shù)據(jù)被送往系統(tǒng)的數(shù)據(jù)總線上，重復(fù)進(jìn)行相同操作，直至連續(xù)接收完所有數(shù)據(jù)，數(shù)據(jù)接收過(guò)程結(jié)束。數(shù)據(jù)發(fā)送流程類似，只是在sgate幀同步脈沖信號(hào)觸發(fā)下，系統(tǒng)數(shù)據(jù)總線上的并行數(shù)據(jù)在時(shí)鐘信號(hào)sclk的上升沿到來(lái)時(shí)保持穩(wěn)定，并通過(guò)數(shù)據(jù)發(fā)送模塊開始數(shù)據(jù)發(fā)送。在模塊內(nèi)部，首先發(fā)送FIFO數(shù)據(jù)緩沖器，當(dāng)并行數(shù)據(jù)存滿該緩存單元后，數(shù)據(jù)發(fā)送模塊向系統(tǒng)發(fā)出一個(gè)“發(fā)送緩存滿”的發(fā)送中斷標(biāo)志int，系統(tǒng)微處理器響應(yīng)后，并行數(shù)據(jù)從發(fā)送FIFO內(nèi)讀出，經(jīng)過(guò)并/串變換成串行數(shù)據(jù)，最高位MSB最前，最低位LSB最后，并被送往發(fā)送數(shù)據(jù)信號(hào)線Sdata上，發(fā)送至外圍設(shè)備接口，重復(fù)進(jìn)行相同操作，直至發(fā)送完畢所有數(shù)據(jù)，數(shù)據(jù)發(fā)送過(guò)程結(jié)束。
應(yīng)用實(shí)例
在新一代電子產(chǎn)品的設(shè)計(jì)中，常常需要對(duì)溫度信號(hào)進(jìn)行采集處理。鉑電阻溫度傳感器因其精度高、調(diào)理簡(jiǎn)單的特性而在汽車、航空、工業(yè)自動(dòng)化測(cè)量等領(lǐng)域得到廣泛應(yīng)用。一種三線制鉑電阻溫度傳感器信號(hào)調(diào)理電路實(shí)現(xiàn)了將三線制鉑電阻電阻信號(hào)轉(zhuǎn)換成相應(yīng)的電壓信號(hào)，以便后續(xù)的AD采集器采集和處理器處理。此外，該電路還具備對(duì)三線制鉑電阻溫度傳感器的故障檢測(cè)功能。電路設(shè)計(jì)的目標(biāo)是將三線制鉑電阻溫度傳感器的電阻信號(hào)調(diào)理成對(duì)應(yīng)的電壓信號(hào)，通過(guò)AD采集器采集后，由處理器進(jìn)行處理。電路原理框圖顯示了信號(hào)調(diào)理電路包括精密電流源、惠斯通電橋、差分放大器三個(gè)部分。精密電流源提供激勵(lì)給惠斯通電橋，后者用于精確測(cè)量電阻。差分放大器則將惠斯通電橋輸出的小電壓信號(hào)（mV級(jí)）進(jìn)行放大，以增強(qiáng)電路的抗干擾能力。最終，調(diào)理后的信號(hào)可通過(guò)AD采集器處理后，由處理器進(jìn)行運(yùn)算處理。同時(shí)，該電路能夠?qū)?a href="/hebeideji/7245081230211301431.html">傳感器斷線和短路故障進(jìn)行檢測(cè)識(shí)別。這一電路已在實(shí)際工程項(xiàng)目中成功應(yīng)用并通過(guò)多項(xiàng)試驗(yàn)驗(yàn)證，表現(xiàn)出良好的穩(wěn)定性與可靠性。
參考資料 >
三相三線制并聯(lián)型有源電力濾波器的準(zhǔn)滑模變結(jié)構(gòu)控制.百度學(xué)術(shù)搜索.2024-10-30
380V/100A三相三線制混合型有源電力濾波器應(yīng)用實(shí)例.百度學(xué)術(shù)搜索.2024-10-30
高精度三線制熱電阻檢測(cè)方法研究.百度學(xué)術(shù)搜索.2024-10-30