同步動(dòng)態(tài)隨機(jī)存取內(nèi)存（synchronous 動(dòng)態(tài)模擬 random-access memory，簡(jiǎn)稱SDRAM）是有一個(gè)同步接口的動(dòng)態(tài)隨機(jī)存取內(nèi)存（DRAM）。通常DRAM是有一個(gè)異步接口的，這樣它可以隨時(shí)響應(yīng)控制輸入的變化。而SDRAM有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào)，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時(shí)鐘被用來驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī)，對(duì)進(jìn)入的指令進(jìn)行管線(Pipeline)操作。這使得SDRAM與沒有同步接口的異步DRAM(asynchronous DRAM)相比，可以有一個(gè)更復(fù)雜的操作模式。
管線意味著芯片可以在處理完之前的指令前，接受一個(gè)新的指令。在一個(gè)寫入的管線中，寫入命令在另一個(gè)指令執(zhí)行完之后可以立刻執(zhí)行，而不需要等待數(shù)據(jù)寫入存儲(chǔ)隊(duì)列的時(shí)間。在一個(gè)讀取的輸送流水線中，需要的數(shù)據(jù)在讀取指令發(fā)出之后固定數(shù)量的時(shí)鐘頻率后到達(dá)，而這個(gè)等待的過程可以發(fā)出其它附加指令。這種延遲被稱為等待時(shí)間(Latency)，在為計(jì)算機(jī)購(gòu)買內(nèi)存時(shí)是一個(gè)很重要的參數(shù)。
SDRAM在計(jì)算機(jī)中被廣泛使用，從起初的SDRAM到之后一代的DDR（或稱DDR1），然后是DDR2和DDR3進(jìn)入大眾市場(chǎng)，2015年開始DDR4進(jìn)入消費(fèi)市場(chǎng)。
演變
SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了五代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代，DDR4 SDRAM。
第一代SDRAM采用單端（Single-Ended）時(shí)鐘信號(hào)，第二代、第三代與第四代由于工作頻率比較快，所以采用可降低干擾的差分時(shí)鐘信號(hào)作為同步時(shí)鐘。
SDR SDRAM的時(shí)鐘頻率就是數(shù)據(jù)存儲(chǔ)的頻率，第一代內(nèi)存用時(shí)鐘頻率命名，如pc100，pc133則表明時(shí)鐘信號(hào)為100或133MHz，數(shù)據(jù)讀寫速率也為100或133MHz。
之后的第二，三，四代DDR（Double 數(shù)據(jù) Rate）內(nèi)存則采用數(shù)據(jù)讀寫速率作為命名標(biāo)準(zhǔn)，并且在前面加上表示其DDR代數(shù)的符號(hào)，IBM PC/XT即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DDR333，其工作頻率是333/2=166MHz，2700表示帶寬為2.7G。
DDR的讀寫頻率從DDR200到DDR400，DDR2從DDR2-400到DDR2-800，DDR3從DDR3-800到DDR3-1600。
很多人將SDRAM錯(cuò)誤的理解為第一代也就是 SDR SDRAM，并且作為名詞解釋，皆屬誤導(dǎo)。
SDR不等于SDRAM。
引腳:模組或芯片與外部電路連接用的金屬引腳，而模組的pin就是常說的“金手指”。
SIMM：Single In-line Memory Module,單列內(nèi)存模組。內(nèi)存模組就是我們常說的內(nèi)存條，所謂單列是指模組電路板與主板插槽的接口只有一列引腳（雖然兩側(cè)都有金手指）。
DIMM：Double In-line Memory Module，雙列內(nèi)存模組。是我們常見的模組類型，所謂雙列是指模組電路板與主板插槽的接口有兩列引腳，模組電路板兩側(cè)的金手指對(duì)應(yīng)一列引腳。
RIMM：registered DIMM，帶寄存器的雙線內(nèi)存模塊，這種內(nèi)存槽只能插DDR或Rambus內(nèi)存。
工作電壓：
SDR：3.3V
DDR：2.5V
DDR2：1.8V
DDR3：1.5V
DDR4：1.2V
SDRSDRAM內(nèi)存條的金手指通常是168線，而DDR SDRAM內(nèi)存條的金手指通常是184線的。
幾代產(chǎn)品金手指的缺口數(shù)及缺口位置也不同有效防止反插與錯(cuò)插，SDR SDRAM有兩個(gè)缺口，DDR只有一個(gè)缺口。
關(guān)系
結(jié)構(gòu)、時(shí)序與性能的關(guān)系
一、影響性能的主要時(shí)序參數(shù)
所謂的影響性能是并不是指SDRAM的帶寬，頻率與位寬固定后，帶寬也就不可更改了。但這是理想的情況，在內(nèi)存的工作周期內(nèi)，不可能總處于數(shù)據(jù)傳輸?shù)臓顟B(tài)，因?yàn)橐忻?、尋址等必要的過程。但這些操作占用的時(shí)間越短，內(nèi)存工作的效率越高，性能也就越好。
非數(shù)據(jù)傳輸時(shí)間的主要組成部分就是各種延遲與潛伏期。通過上文的講述，大家應(yīng)該很明顯看出有三個(gè)參數(shù)對(duì)內(nèi)存的性能影響至關(guān)重要，它們是tRCD、CL和tRP。每條正規(guī)的內(nèi)存模組都會(huì)在標(biāo)識(shí)上注明這三個(gè)參數(shù)值，可見它們對(duì)性能的敏感性。
以內(nèi)存最主要的操作——讀取為例。tRCD決定了行尋址（有效）至列尋址（讀/寫命令）之間的間隔，CL決定了列尋址到數(shù)據(jù)進(jìn)行真正被讀取所花費(fèi)的時(shí)間，tRP則決定了相同L-Bank中不同工作行轉(zhuǎn)換的速度?，F(xiàn)在可以想象一下讀取時(shí)可能遇到的幾種情況（分析寫入操作時(shí)不用考慮CL即可）：
1．要尋址的行與L-Bank是空閑的。也就是說該L-Bank的所有行是關(guān)閉的，此時(shí)可直接發(fā)送行有效命令，數(shù)據(jù)讀取前的總耗時(shí)為tRCD+CL，這種情況我們稱之為頁(yè)命中（PH，Page Hit）。
2．要尋址的行正好是前一個(gè)操作的工作行，也就是說要尋址的行已經(jīng)處于選通有效狀態(tài)，此時(shí)可直接發(fā)送列尋址命令，數(shù)據(jù)讀取前的總耗時(shí)僅為CL，這就是所謂的背靠背（Back to Back）尋址，我們稱之為頁(yè)快速命中（PFH，Page Fast Hit）或頁(yè)直接命中（PDH，Page Direct Hit）。
3．要尋址的行所在的L-Bank中已經(jīng)有一個(gè)行處于活動(dòng)狀態(tài)（未關(guān)閉），這種現(xiàn)象就被稱作尋址沖突，此時(shí)就必須要進(jìn)行預(yù)充電來關(guān)閉工作行，再對(duì)新行發(fā)送行有效命令。結(jié)果，總耗時(shí)就是tRP+tRCD+CL，這種情況我們稱之為頁(yè)錯(cuò)失（PM，Page Miss）。
顯然，PFH是最理想的尋址情況，PM則是最糟糕的尋址情況。上述三種情況發(fā)生的機(jī)率各自簡(jiǎn)稱為PHR——PH Rate、PFHR——PFH Rate、PMR——PM Rate。因此，系統(tǒng)設(shè)計(jì)人員（包括內(nèi)存與北橋）都盡量想提高PHR與PFHR，同時(shí)減少PMR，以達(dá)到提高內(nèi)存工作效率的目的。
二、增加PHR的方法
顯然，這與預(yù)充電管理策略有著直接的關(guān)系，目前有兩種方法來盡量提高PHR。自動(dòng)預(yù)充電技術(shù)就是其中之一，它自動(dòng)的在每次行操作之后進(jìn)行預(yù)充電，從而減少了日后對(duì)同一L-Bank不同行尋址時(shí)發(fā)生沖突的可能性。但是，如果要在當(dāng)前行工作完成后馬上打開同一L-Bank的另一行工作時(shí)，仍然存在tRP的延遲。怎么辦？此時(shí)就需要L-Bank隔行掃描預(yù)充電了。
VIA的4路交錯(cuò)式內(nèi)存控制就是在一個(gè)L-Bank工作時(shí)，對(duì)下一個(gè)要工作的L-Bank進(jìn)行預(yù)充電。這樣，預(yù)充電與數(shù)據(jù)的傳輸交錯(cuò)執(zhí)行，當(dāng)訪問下一個(gè)L-Bank時(shí)，tRP已過，就可以直接進(jìn)入行有效狀態(tài)了。目前VIA聲稱可以跨P-Bank進(jìn)行16路內(nèi)存交錯(cuò)，并以LRU算法進(jìn)行預(yù)充電管理。
有關(guān)L-Bank交錯(cuò)預(yù)充電（存?。┑木唧w執(zhí)行在本刊2001年第2期已有詳細(xì)介紹，這里就不再重復(fù)了。
L-Bank隔行掃描自動(dòng)預(yù)充電/讀取時(shí)序圖（可點(diǎn)擊放大）：L-Bank 0與L-Bank 3實(shí)現(xiàn)了無(wú)間隔交錯(cuò)讀取，避免了tRP對(duì)性能的影響。
三、增加PFHR的方法
無(wú)論是自動(dòng)預(yù)充電還是交錯(cuò)工作的方法都無(wú)法消除tRCD所帶來的延遲。要解決這個(gè)問題，就要盡量讓一個(gè)工作行在進(jìn)行預(yù)充電前盡可能多的接收多個(gè)工作命令，以達(dá)到背靠背的效果，此時(shí)就只剩下CL所造成的讀取延遲了（寫入時(shí)沒有延遲）。
如何做到這一點(diǎn)呢？這就是北橋芯片的責(zé)任了。在上文的時(shí)序圖中有一個(gè)參數(shù)tRAS（Active to Precharge Command，行有效至預(yù)充電命令間隔周期）。它有一個(gè)范圍，對(duì)于PC133標(biāo)準(zhǔn)，一般是預(yù)充電命令至少要在行有效命令5個(gè)時(shí)鐘周期之后發(fā)出，最長(zhǎng)間隔視芯片而異（基本在120000ns左右），否則工作行的數(shù)據(jù)將有丟失的危險(xiǎn)。那么這也就意味著一個(gè)工作行從有效（選通）開始，可以有120000ns的持續(xù)工作時(shí)間而不用進(jìn)行預(yù)充電。顯然，只要北橋芯片不發(fā)出預(yù)充電（包括允許自動(dòng)預(yù)充電）的命令，行打開的狀態(tài)就會(huì)一直保持。在此期間的對(duì)該行的任何讀寫操作也就不會(huì)有tRCD的延遲?？梢?，如果北橋芯片在能同時(shí)打開的行（頁(yè)）越多，那么PFHR也就越大。需要強(qiáng)調(diào)的是，這里的同時(shí)打開不是指對(duì)多行同時(shí)尋址（那是不可能的），而是指多行同時(shí)處于選通狀態(tài)。我們可以看到一些SDRAM芯片組的資料中會(huì)指出可以同時(shí)打開多少個(gè)頁(yè)的指標(biāo)，這可以說是決定其內(nèi)存性能的一個(gè)重要因素。
英特爾 845芯片組MCH的資料：其中表明它可以支持24個(gè)頁(yè)面同時(shí)處于打開狀態(tài)
但是，可同時(shí)打開的頁(yè)數(shù)也是有限制的。從SDRAM的尋址原理講，同一L-Bank中不可能有兩個(gè)打開的行（S-AMP只能為一行服務(wù)），這就限制了可同時(shí)打開的頁(yè)面總數(shù)。以SDRAM有4個(gè)L-Bank，北橋最多支持8個(gè)P-Bank為例，理論上最多只能有32個(gè)頁(yè)面能同時(shí)處于打開的狀態(tài)。而如果只有一個(gè)P-Bank，那么就只剩下4個(gè)頁(yè)面，因?yàn)橛袔讉€(gè)L-Bank才能有同時(shí)打開幾個(gè)行而互不干擾。英特爾 845的MHC雖然可以支持24個(gè)打開的頁(yè)面，那也是指6個(gè)P-Bank的情況下（845MCH只支持6個(gè)P-Bank）。可見845已經(jīng)將同時(shí)打開頁(yè)數(shù)發(fā)揮到了極致。
不過，同時(shí)打開頁(yè)數(shù)多了，也對(duì)存取策略提出了一定的要求。理論上，要盡量多地使用已打開的頁(yè)來保證最短的延遲周期，只有在數(shù)據(jù)不存在（讀取時(shí)）或頁(yè)存滿了（寫入時(shí)）再考慮打開新的指定頁(yè)，這也就是變向的連續(xù)讀/寫。而打開新頁(yè)時(shí)就必須要關(guān)閉一個(gè)打開的頁(yè)，如果此時(shí)打開的頁(yè)面已是北橋所支持的最大值但還不到理論極限的話，就需要一個(gè)替換策略，一般都是用LRU算法來進(jìn)行，這與VIA的隔行掃描控制大同小異。
規(guī)格
芯片和模塊
記憶芯片
DDR-200：DDR-SDRAM 記憶芯片在 100MHz 下運(yùn)行
DDR-266：DDR-SDRAM 記憶芯片在 133MHz 下運(yùn)行
DDR-333：DDR-SDRAM 記憶芯片在 166MHz 下運(yùn)行
DDR-400：DDR-SDRAM 記憶芯片在 200MHz 下運(yùn)行（JEDEC制定的DDR最高規(guī)格）
DDR-500：DDR-SDRAM 記憶芯片在 250MHz 下運(yùn)行（非JEDEC制定的DDR規(guī)格）
DDR-600：DDR-SDRAM 記憶芯片在 300MHz 下運(yùn)行（非JEDEC制定的DDR規(guī)格）
DDR-700：DDR-SDRAM 記憶芯片在 350MHz 下運(yùn)行（非JEDEC制定的DDR規(guī)格）
芯片模塊
IBM PC/XT1600內(nèi)存模塊指工作在 100MHz 下的DDR-200內(nèi)存芯片，其擁有 1.600GB/s 的帶寬
PC-2100內(nèi)存模塊指工作在 133MHz 下的DDR-266內(nèi)存芯片，其擁有 2.133GB/s 的帶寬
PC-2700內(nèi)存模塊指工作在 166MHz 下的DDR-333內(nèi)存芯片，其擁有 2.667GB/s 的帶寬
PC-3200內(nèi)存模塊指工作在 200MHz 下的DDR-400內(nèi)存芯片，其擁有 3.200GB/s 的帶寬
公式
利用下列公式，就可以計(jì)算出DDR SDRAM時(shí)脈。
DDR I/II內(nèi)存運(yùn)作時(shí)脈：實(shí)際時(shí)脈*2。（由于兩邊數(shù)據(jù)同時(shí)傳輸，200MHz內(nèi)存的時(shí)脈會(huì)以400MHz運(yùn)作。）
內(nèi)存帶寬=內(nèi)存速度*內(nèi)存位寬
標(biāo)準(zhǔn)公式：內(nèi)存除頻系數(shù)=時(shí)脈/200→*速算法：外頻*（除頻頻率/同步頻率） （使用此公式將會(huì)導(dǎo)致4%的誤差）
取址
（1）bank塊地址---定位邏輯塊
（2）行地址和列地址---定位存儲(chǔ)單元
容量定義
容量定義：地址數(shù)*位寬*Bank（存儲(chǔ)塊）。
引腳介紹
SDRAM在讀寫數(shù)據(jù)時(shí)重點(diǎn)注意以下信號(hào)：
（1）CLK：時(shí)鐘信號(hào)，為輸入信號(hào)。SDRAM所有輸入信號(hào)的邏輯狀態(tài)都需要通過CLK的上升沿采樣確定。
（2）CKE：時(shí)鐘使能信號(hào)，為輸入信號(hào)，高電平有效。CKE信號(hào)的用途有兩個(gè)：一、關(guān)閉時(shí)鐘以進(jìn)入省電模式；二、進(jìn)入自刷新狀態(tài)。CKE無(wú)效時(shí)，SDRAM內(nèi)部所有與輸入相關(guān)的功能模塊停止工作。
（3）CS#：片選信號(hào)，為輸入信號(hào)，低電平有效。只有當(dāng)片選信號(hào)有效后，SDRAM才能識(shí)別控制器發(fā)送來的命令。設(shè)計(jì)時(shí)注意上拉。
（4）RAS#：行地址選通信號(hào)，為輸入信號(hào)，低電平有效。
（5）CAS#：列地址選通信號(hào)，為輸入信號(hào)，低電平有效。
（6）WE#：寫使能信號(hào)，為輸入信號(hào)，低電平有效。
當(dāng)然還包括bank[…]地址信號(hào)，這個(gè)需要根據(jù)不同的型號(hào)來確定，同樣為輸入信號(hào)；地址信號(hào)A[…]，為輸入信號(hào)；數(shù)據(jù)信號(hào)DQ[…]，為輸入/輸出雙向信號(hào)；數(shù)據(jù)掩碼信號(hào)DQM，為輸入輸出雙向信號(hào)，方向與數(shù)據(jù)流方向一致，高電平有效。當(dāng)其有效時(shí)，數(shù)據(jù)總線上出現(xiàn)的對(duì)應(yīng)數(shù)據(jù)字節(jié)被接收端屏蔽。
當(dāng)今主流
DDR3內(nèi)存。它屬于SDRAM家族的內(nèi)存產(chǎn)品，提供了相較于DDR2 SDRAM更高的運(yùn)行效能與更低的電壓，是DDR2 SDRAM（四倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存）的后繼者（增加至八倍），也是現(xiàn)時(shí)流行的內(nèi)存產(chǎn)品。
DDR3 SDRAM為了更省電、傳輸效率更快，使用了SSTL 15的I/O接口，運(yùn)作I/O電壓是1.5V，采用CSP、FBGA封裝方式包裝，除了延續(xù)DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更為精進(jìn)進(jìn)的CWD、Reset、ZQ、SRT、PASR功能。
CWD是作為寫入延遲之用，Reset提供了超省電功能的命令，可以讓DDR3 SDRAM內(nèi)存顆粒電路停止運(yùn)作、進(jìn)入超省電待命模式，ZQ則是一個(gè)新增的終端電阻器校準(zhǔn)功能，新增這個(gè)線路腳位提供了ODCE（On Die Calibration Engline）用來校準(zhǔn)ODT（On Die Termination）內(nèi)部中斷電阻，新增了SRT（Self-Reflash 溫度）可編程化溫度控制內(nèi)存時(shí)脈功能，SRT的加入讓內(nèi)存顆粒在溫度、時(shí)脈和電源管理上進(jìn)行優(yōu)化，可以說在內(nèi)存內(nèi)，就做了電源管理的功能，同時(shí)讓內(nèi)存顆粒的穩(wěn)定度也大為提升，確保內(nèi)存顆粒不致于工作時(shí)脈過高導(dǎo)致燒毀的狀況，同時(shí)DDR3 SDRAM還加入PASR（Partial Array Self-Refresh）局部Bank刷新的功能，可以說針對(duì)整個(gè)內(nèi)存Bank做更有效的資料讀寫以達(dá)到省電功效。
工作原理
SDRAM之所以成為DRAM就是因?yàn)樗粩噙M(jìn)行刷新（Refresh）才能保留住數(shù)據(jù)，因?yàn)樗⑿拢≧efresh）是DRAM最重要的操作。那么要隔多長(zhǎng)時(shí)間重復(fù)一次刷新，目前公認(rèn)的標(biāo)準(zhǔn)是，存儲(chǔ)體中電容的數(shù)據(jù)有效保存期上限是64ms（毫秒，1/1000秒），也就是說每一行刷新的循環(huán)周期是64ms。這樣刷新速度就是：64ms/行數(shù)量。我們?cè)诳磧?nèi)存規(guī)格時(shí)，經(jīng)常會(huì)看到4096 Refresh Cycles/64ms或8192 Refresh Cycles/64ms的標(biāo)識(shí)，這里的4096與8192就代表這個(gè)芯片中每個(gè)Bank的行數(shù)。刷新命令一次對(duì)一行有效，發(fā)送間隔也是隨總行數(shù)而變化，4096行時(shí)為15.625μs（微秒，1/1000毫秒），8192行時(shí)就為7.8125μs。HY57V561620為8192 refresh cycles / 64ms。
SDRAM是多Bank結(jié)構(gòu)，例如在一個(gè)具有兩個(gè)Bank的SDRAM的模組中，其中一個(gè)Bank在進(jìn)行預(yù)充電期間，另一個(gè)Bank卻馬上可以被讀取，這樣當(dāng)進(jìn)行一次讀取后，又馬上去讀取已經(jīng)預(yù)充電Bank的數(shù)據(jù)時(shí)，就無(wú)需等待而是可以直接讀取了，這也就大大提高了存儲(chǔ)器的訪問速度。
為了實(shí)現(xiàn)這個(gè)功能，SDRAM需要增加對(duì)多個(gè)Bank的管理，實(shí)現(xiàn)控制其中的Bank進(jìn)行預(yù)充電。在一個(gè)具有2個(gè)以上Bank的SDRAM中，一般會(huì)多一根叫做BAn的引腳，用來實(shí)現(xiàn)在多個(gè)Bank之間的選擇。
SDRAM具有多種工作模式，內(nèi)部操作是一個(gè)復(fù)雜的狀態(tài)機(jī)。SDRAM器件的引腳分為以下幾類。
（1）控制信號(hào)：包括片選、時(shí)鐘、時(shí)鐘使能、行列地址選擇、讀寫有效及數(shù)據(jù)有效。
（2）地址信號(hào)：時(shí)分復(fù)用引腳，根據(jù)行列地址選擇引腳，控制輸入的地址為行地址或列地址。。
（3）數(shù)據(jù)信號(hào)：雙向引腳，受數(shù)據(jù)有效控制。
SDRAM的所有操作都同步于時(shí)鐘。根據(jù)時(shí)鐘上升沿控制管腳和地址輸入的狀態(tài)，可以產(chǎn)生多種輸入命令。
模式寄存器設(shè)置命令。
激活命令。
預(yù)充命令。
讀命令。
寫命令。
帶預(yù)充的讀命令。
帶預(yù)充的寫命令。
自動(dòng)刷新命令。
自我刷新命令。
突發(fā)停命令。
空操作命令。
根據(jù)輸入命令，SDRAM狀態(tài)在內(nèi)部狀態(tài)間轉(zhuǎn)移。內(nèi)部狀態(tài)包括模式寄存器設(shè)置狀態(tài)、激活狀態(tài)、預(yù)充狀態(tài)、寫狀態(tài)、讀狀態(tài)、預(yù)充讀狀態(tài)、預(yù)充寫狀態(tài)、自動(dòng)刷新狀態(tài)及自我刷新狀態(tài)。
SDRAM支持的操作命令有初始化配置、預(yù)充電、行激活、讀操作、寫操作、自動(dòng)刷新、自刷新等。所有的操作命令通過控制線CS#、RAS#、CAS#、WE#和地址線、體選地址BA輸入。
1、行激活
行激活命令選擇處于空閑狀態(tài)存儲(chǔ)體的任意一個(gè)行，使之進(jìn)入準(zhǔn)備讀/寫狀態(tài)。從體激活到允許輸入讀/寫命令的間隔時(shí)鐘節(jié)拍數(shù)取決于內(nèi)部特征延時(shí)和時(shí)鐘頻率。HY57V561620內(nèi)部有4個(gè)體，為了減少器件門數(shù)，4個(gè)體之間的部分電路是公用的，因此它們不能同時(shí)被激活，而且從一個(gè)體的激活過渡到另一個(gè)體的激活也必須保證有一定的時(shí)間間隔。
2、預(yù)充電
預(yù)充電命令用于對(duì)已激活的行進(jìn)行預(yù)充電即結(jié)束活動(dòng)狀態(tài)。預(yù)充電命令可以作用于單個(gè)體，也可以同時(shí)作用于所有體（通過所有體預(yù)充電命令）。對(duì)于突發(fā)寫操作必須保證在寫入預(yù)充電命令前寫操作已經(jīng)完成，并使用DQM禁止繼續(xù)寫入數(shù)據(jù)。預(yù)充電結(jié)束后回到空閑狀態(tài)，也可以再次被激活，此時(shí)也可以輸入進(jìn)入低功耗、自動(dòng)刷新、自刷新和模式設(shè)置等操作命令。
預(yù)充電中重寫的操作與刷新操作一樣，只不過預(yù)充電不是定期的，而只是在讀操作以后執(zhí)行的。因?yàn)樽x取操作會(huì)破壞內(nèi)存中的電荷。因此，內(nèi)存不但要每64ms刷新一次，而且每次讀操作之后還要刷新一次。
3、自動(dòng)預(yù)充電
如果在突發(fā)讀或突發(fā)寫命令中，A10 Fusion/AP位置為“1”，在讀寫操作完成后自動(dòng)附加一個(gè)預(yù)充電動(dòng)作。操作行結(jié)束活動(dòng)狀態(tài)，但在內(nèi)部狀態(tài)機(jī)回到空閑態(tài)之前不能給器件發(fā)送新的操作命令。
4、突發(fā)讀
突發(fā)讀命令允許某個(gè)體中的一行被激活后，連續(xù)讀出若干個(gè)數(shù)據(jù)。第一個(gè)數(shù)據(jù)在經(jīng)過指定的CAS延時(shí)節(jié)拍后呈現(xiàn)在數(shù)據(jù)線上，以后每個(gè)時(shí)鐘節(jié)拍都會(huì)讀出一個(gè)新的數(shù)據(jù)。突發(fā)讀操作可以被同體或不同體的新的突發(fā)讀/寫命令或同一體的預(yù)充電命令及突發(fā)停止命令中止。
5、突發(fā)寫
突發(fā)寫命令與突發(fā)讀命令類似，允許某個(gè)體中的一行被激活后，連續(xù)寫入若干個(gè)數(shù)據(jù)。第一個(gè)寫數(shù)據(jù)與突發(fā)寫命令同時(shí)在數(shù)據(jù)線上給出，以后每個(gè)時(shí)鐘節(jié)拍給出一個(gè)新的數(shù)據(jù)，輸入緩沖在突發(fā)數(shù)據(jù)量滿足要求后停止接受數(shù)據(jù)。突發(fā)寫操作可以被突發(fā)讀/寫命令或DQM數(shù)據(jù)輸入屏蔽命令和預(yù)充電命令或突發(fā)停止命令中止。
6、自動(dòng)刷新
由于動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)單元存在漏電現(xiàn)象，為了保持每個(gè)存儲(chǔ)單元數(shù)據(jù)的正確性，HY57V561620必須保證在64ms內(nèi)對(duì)所有的存儲(chǔ)單元刷新一遍。一個(gè)自動(dòng)刷新周期只能刷新存儲(chǔ)單元的一個(gè)行，每次刷新操作后內(nèi)部刷新地址計(jì)數(shù)器自動(dòng)加“1”。只有在所有體都空閑（因?yàn)?個(gè)體的對(duì)應(yīng)行同時(shí)刷新）并且未處于低功耗模式時(shí)才能啟動(dòng)自動(dòng)刷新操作，刷新操作執(zhí)行期間只能輸入空操作，刷新操作執(zhí)行完畢后所有體都進(jìn)入空閑狀態(tài)。該器件可以每間隔7.8μs執(zhí)行一次自動(dòng)刷新命令，也可以在64ms內(nèi)的某個(gè)時(shí)間段對(duì)所有單元集中刷新一遍。
7、自刷新
自刷新是動(dòng)態(tài)存儲(chǔ)器的另一種刷新方式，通常用于在低功耗模式下保持SDRAM的數(shù)據(jù)。在自刷新方式下，SDRAM禁止所有的內(nèi)部時(shí)鐘和輸入緩沖（CKE除外）。為了降低功耗，刷新地址和刷新時(shí)間全部由器件內(nèi)部產(chǎn)生。一旦進(jìn)入自刷新方式只有通過CKE變低才能激活，其他的任何輸入都將不起作用。給出退出自刷新方式命令后必須保持一定節(jié)拍的空操作輸入，以保證器件完成從自刷新方式的退出。如果在正常工作期間采用集中式自動(dòng)刷新方式，則在退出自刷新模式后必須進(jìn)行一遍（對(duì)于HY57V561620來說，8192個(gè)）集中的自動(dòng)刷新操作。
8、時(shí)鐘和時(shí)鐘屏蔽
時(shí)鐘信號(hào)是所有操作的同步信號(hào)，上升沿有效。時(shí)鐘屏蔽信號(hào)CKE決定是否把時(shí)鐘輸入施加到內(nèi)部電路。在讀寫操作期間，CKE變低后的下一個(gè)節(jié)拍凍結(jié)輸出狀態(tài)和突發(fā)地址，直到CKE變高為止。在所有的體都處于空閑狀態(tài)時(shí)，CKE變低后的下一個(gè)節(jié)拍SDRAM進(jìn)入低功耗模式并一直保持到CKE變高為止。
9、DQM操作
DQM用于屏蔽輸入輸出操作，對(duì)于輸出相當(dāng)于開門信號(hào)，對(duì)于輸入禁止把總線上的數(shù)據(jù)寫入存儲(chǔ)單元。對(duì)讀操作DQM延遲2個(gè)時(shí)鐘周期開始起作用，對(duì)寫操作則是當(dāng)拍有效。
參考資料 >